(tSIM){ \
SET(SIM_SOPT1_OSC32KSEL(0)), \
CLR(SIM_SOPT1_CFG_RAMBPEN_MASK)|
CLR(SIM_SOPT1_CFG_RAMSBDIS_MASK)|\
CLR(SIM_SOPT1_CFG_CMPOLPTMR0SEL_MASK)| \
SET(SIM_SOPT1_CFG_LPTMR3SEL(0))|
SET(SIM_SOPT1_CFG_LPTMR2SEL(0))| \
SET(SIM_SOPT1_CFG_LPTMR1SEL(0)), \
SET(SIM_CTRL_REG_CLKOUTSEL(0))| \
SET(SIM_CTRL_REG_SAR_TRG_CLK_SEL(0))| \
CLR(SIM_CTRL_REG_PTC2_HD_EN_MASK)| \
CLR(SIM_CTRL_REG_PLL_VLP_EN_MASK)|
SET(SIM_CTRL_REG_NMIDIS_MASK), \
SET(SIM_SCGC4_SPI1_MASK)|
SET(SIM_SCGC4_SPI0_MASK)| \
SET(SIM_SCGC4_CMP1_MASK)|
SET(SIM_SCGC4_CMP0_MASK)| \
SET(SIM_SCGC4_VREF_MASK)|
SET(SIM_SCGC4_UART3_MASK)| \
SET(SIM_SCGC4_UART2_MASK)|
SET(SIM_SCGC4_UART1_MASK)| \
SET(SIM_SCGC4_UART0_MASK)|
SET(SIM_SCGC4_I2C1_MASK)| \
SET(SIM_SCGC4_I2C0_MASK)|
SET(SIM_SCGC4_OSC_MASK)| \
SET(SIM_SCGC4_MCG_MASK)|
SET(SIM_SCGC4_EWM_MASK), \
SET(SIM_SCGC5_TMR3_MASK)|
SET(SIM_SCGC5_TMR2_MASK)| \
SET(SIM_SCGC5_TMR1_MASK)|
SET(SIM_SCGC5_TMR0_MASK)| \
SET(SIM_SCGC5_XBAR_MASK)|
SET(SIM_SCGC5_WDOG_MASK)| \
SET(SIM_SCGC5_IRTCREGFILE_MASK)|
SET(SIM_SCGC5_IRTC_MASK)| \
SET(SIM_SCGC5_PORTI_MASK)|
SET(SIM_SCGC5_PORTH_MASK)| \
SET(SIM_SCGC5_PORTG_MASK)|
SET(SIM_SCGC5_PORTF_MASK)| \
SET(SIM_SCGC5_PORTE_MASK)|
SET(SIM_SCGC5_PORTD_MASK)| \
SET(SIM_SCGC5_PORTC_MASK)|
SET(SIM_SCGC5_PORTB_MASK)| \
SET(SIM_SCGC5_PORTA_MASK)|
SET(SIM_SCGC5_SLCD_MASK), \
SET(SIM_SCGC6_SIM_LP_MASK)| \
SET(SIM_SCGC6_LPTMR_MASK)|
SET(SIM_SCGC6_CRC_MASK)| \
SET(SIM_SCGC6_AFE_MASK)|
SET(SIM_SCGC6_PIT1_MASK)| \
SET(SIM_SCGC6_PIT0_MASK)|
SET(SIM_SCGC6_ADC_MASK)| \
SET(SIM_SCGC6_RNGA_MASK)|
SET(SIM_SCGC6_DMAMUX3_MASK)| \
SET(SIM_SCGC6_DMAMUX2_MASK)|
SET(SIM_SCGC6_DMAMUX1_MASK)| \
SET(SIM_SCGC6_DMAMUX0_MASK)|
SET(SIM_SCGC6_FTFA_MASK), \
SET(SIM_SCGC7_DMA_MASK)|
SET(SIM_SCGC7_MPU_MASK), \
SET(SIM_CLKDIV1_SYSCLKMODE_MASK), \
CLR(SIM_FCFG1_FLASHDOZE_MASK)|
CLR(SIM_FCFG1_FLASHDIS_MASK), \
CLR(SIM_MISC_CTL_VREFBUFPD_MASK)| \
CLR(SIM_MISC_CTL_VREFBUFINSEL_MASK)| \
CLR(SIM_MISC_CTL_VREFBUFOUTEN_MASK)| \
CLR(SIM_MISC_CTL_RTCCLKSEL_MASK)| \
SET(SIM_MISC_CTL_TMR3PCSSEL(0))| \
SET(SIM_MISC_CTL_TMR2PCSSEL(0))| \
SET(SIM_MISC_CTL_TMR1PCSSEL(0))| \
SET(SIM_MISC_CTL_TMR0PCSSEL(0))| \
CLR(SIM_MISC_CTL_TMR3SCSSEL_MASK)| \
CLR(SIM_MISC_CTL_TMR2SCSSEL_MASK)| \
CLR(SIM_MISC_CTL_TMR1SCSSEL_MASK)| \
CLR(SIM_MISC_CTL_TMR0SCSSEL_MASK)| \
CLR(SIM_MISC_CTL_TMR0PLLCLKSEL_MASK)| \
CLR(SIM_MISC_CTL_EWMINSEL_MASK)| \
SET(SIM_MISC_CTL_XBARPITOUTSEL(0))| \
CLR(SIM_MISC_CTL_UART3IRSEL_MASK)| \
CLR(SIM_MISC_CTL_UART2IRSEL_MASK)| \
CLR(SIM_MISC_CTL_UART1IRSEL_MASK)| \
CLR(SIM_MISC_CTL_UART0IRSEL_MASK)| \
CLR(SIM_MISC_CTL_UARTMODTYPE_MASK)| \
CLR(SIM_MISC_CTL_AFECLKPADDIR_MASK)| \
SET(SIM_MISC_CTL_AFECLKSEL(0))| \
SET(SIM_MISC_CTL_DMADONESEL(0))| \
SET(SIM_MISC_CTL_XBARAFEMODOUTSEL(0)), \
}
Configures System Integration Module to operate with the following characteristics: